git clone http://v3vee.org/palacios/palacios.web/palacios.git

  cd palacios
  git checkout --track -b devel origin/devel

Missing user space library

Userspace tool compile fix

More debugging output (APIC, LDT, etc)

- APIC state can now be dumped
- LDT is included
- LDT/GDT/IDT/TSS can now be dumped via v3_debug

 Added guest GDT and IDT printing

- 32bit functionality untested
- LDT printing unsupported

Revert mistakenly overwritten lazy FP change (no functional change)

Initial cut at handling configuration of qemu devices

add ability to load custom BIOS ROMs.

This patch allows you to override the default ROMBIOS and VGABIOS with
your own ROM binaries in the guest pal file.

here's an example overriding the default rombios and vgabios, with
another non-default BIOS rom:

<files>
    <file id="somebios" filename="/path/to/mybios.bin"/>
    <file id="somevgabios" filename="/path/to/myvgabios.bin"/>
    <file id="somerombin" filename="/path/to/myrom.bin"/>
</files>

here's the new PAL syntax:

<bioses>
    <disable_rombios/> <--- kills the default rombios
    <disable_vgabios/> <--- kills the default vgabios
    <bios file="somebios" address="0xf0000"/>
    <bios file="somevgabios" address="0xc0000"/>
    <bios file="somerombin" address="0xe70000"/>
</bioses>

add userspace shared library for QEMU use

This is more or less a wrapper around v3_user_host_dev but
is intended to encompass anything that is QEMU-specific.

changes and fixes to support QEMU integration with pci_front

Most of these changes (in pci.c and pci_front.c) involve properly
directing PCI config space  and BAR reads and writes down to
the host device. Other changes are minor.

prevent oops in generic device when port mode not correctly provided

P-State more detailed hw info from ACPI

P-State control - minor tweaks and change to proc interface

P-State: add notifier block for linux frequency transitions, bug fixes

fix pstate set lockup by setting frequency using linux work queues

P-State (DVFS) Enhancements

- Change of pstate interface to be opaque 64 bit number
- Nearly complete "direct" implementation for Intel

added linux cpufreq interface to dvfs code.

Writes (setting of frequency/governors) currently
occur in sysfs via linux userspace helper API.
Reads occur through the cpufreq policy interface.

DVFS - added forgotten user-space library

Additional functionality for pstate-ctrl

P-State control on Linux - User Utility and Library

P-State control interface - Linux implementation

P-State (DVFS) control host interface

Update host device framework to support PCI and other interrupt types

v3_cpu_mapper_admit_vm function call moved from start_thread to create_thread

Bug fix and cleanup

- fix create/start thread distinction
- clean up distinction to make it clearer what happens throughout vmm and kernel module
- compilation tweak for swapping

Hook for thread creation split into create and start thread

change default guest name in guest config script

since there is a directory in the palacios tree named 'guest',
v3_config_guest shouldn't use this as the default guest directory

Missing commit (compilation with memmory tracking off)

Assorted bug fixes and defensive programming

- Sanity check top-level v3_ calls from host
- Eliminate vm free bug when config of shadow-paging vm terminates before passthrough paging is initialized
- Linux module - avoid v3_stop/free on cleanup for orphaned VMs (guest_map out of sync)

IDE bug fix

- corrected interrupt assignment for secondary channel

Minor cleanup in memory tracking

Visualization and stats scripts for memory access tracking

Better support for dynamic changes to page event callbacks

Add shared-exclusive (readers-writer) locks

Linux user-space tools for memory tracking functionality

Linux front-end for memory tracking interface

Add memory tracking functionality to Palacios

This creates an abstraction for tracking memory references
at the granularity of pages, regardless of the paging mechanism
being used.

Guest control cleanup

Expose swapping and pinning to host + add visibility to linux module

/proc/v3vee/v3-guests-details will now show the swapped or pinned state
of regions

Minor bug fixes and defensive programming

Add swapping and pinning capability to Palacios

This commit adds allows swapping of VMs at the granularity of
base regions.  Since base regions down to the page granularity are
possible, this swapper can swap down to page granularity as well.

The functionality can be selected at compile time, and the use of
swapping is determined at run time with a new "swapping" block, like
this:

  <mem ... >N_MB</mem>             Size of memory in the GPA

  <swapping enable="y">
     <allocated>M_MB</allocated>   Allocated space (M_MB <= N_MB)
     <file>FILENAME</file>         Where to swap to
     <strategy>STRATEGY</strategy> Victim picker to use NEXT_FIT, RANDOM (default), LRU, DEFAULT
  </swapping>

Pinning is also supported

Make newly created files 0600 by default

Minor fixes

- friendlier yield in vtime
- VMM launch observes started vcores (from checkpoint resume with >1 vcores)

Refactoring and additions to direct paging (nested and passthrough)

- SVM and VMX nested paging are better integrated, so there
  is now a single concept of "nested paging" at the "v3_" level
- VMX nested paging now has a parallel interface to SVM nested paging,
  so you can, for example invalidate regions, etc.
- Nested paging now has an event callback mechanism
- Direct paging now has an event callback mechanism
- v3_ functions related to nested and direct paging
  now return the GPA ranges they affect, as do
  the new event callbacks

Convert shadow paging to use 32 PAE (Remove 32 Bit Restrictions)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This patch removes the concept of "Shadow Safe" memory
from Palacios, and it removes all places where it was used,
most importantly, in the allocation of the guest itself.

These patches must be used together.

Convert shadow paging to use 32 PAE (Require Long Mode)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This change requires Palacios to be initialized and
run in long mode.   At minimum, we need PAE to be
available, and ideally, we want the version of PAE
developed for long mode to the one we use, not
the Intel legacy PAE stuff for 32 bit mode.

These patches need to be used together.

Convert shadow paging to use 32 PAE (VMX)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This patch adds support to VMX for this functionality:

- cr4 is read-shadowed to the shadow pager's guest cr4
- PAE is forced on
- vmx assist does not overwrite cr4 control, just masks it
- cleaner activation of passthrough PTs

Note that this is able to boot a BOCHS BIOS and a Linux guest.
It fails to boot the SEABIOS (Trap 0x8), but then that bug
is confirmed to be independent of these patches.

Convert shadow paging to use 32 PAE (SVM)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This patch updates SVM so that the shadow pts are activated
and CR4 reads as well as writes are intercepted.

Note that all patches with this name need to be used together
for this to work.

Convert shadow paging to use 32 PAE (Direct Paging)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This patch converts the direct pager to use 32PAE.
The direct pager is active when the guest has no
installed page tables.   All patches of this name
need to be applied for this to work.

Convert shadow paging to use 32 PAE (Core)

This changes shadow paging to use, at minimum, 32PAE
shadow page tables.   This makes it possible to place
a guest using shadow paging anywhere in host physical
memory instead of just the first 4 GB

This first patch adds core functionality to the VTLB
pager, as well as change to CR4 handling.   The
other patches with this name need to be applied for
this to work.

Corrected corner case in VTLB (shadow paging) handling

Assorted minor fixes to the transactional memory code

don't let PCI BAR updates go through when device IO-space disabled

XEND instruction now correctly generates GPF when not in RTM mode

small fixes in RTM code

RTM code: abort on extern irqs and fixed bug in abort handling

correct XTEST behavior in RTM code

steps toward correct exception emulation in RTM code

RAX is now set with a status code on aborts for RTM, as per Intel spec

expose RTM cap in CPUID

addition of print macros for RTM code

significant refactoring of RTM emulation code

This is the first cut at a refactor of the transactional memory
extension. Most changes have been to reduce large function sizes, and
to reduce footprint in changes to Palacios core files. There are
several bug fixes as well, and this gets us to the point where we
can run thousand-transaction benchmarks on single-core.

At this point our main limitations are yet-to-be implemented
architectural features (coming soon) and limitations in the
quix86 decoder.

Signed-off-by: Maciek Swiech <dotpyfe@u.northwestern.edu>

Add comment

Fix xed build error

Ignore frees of null in all cases (kfree, vfree, pagefree)

add ability to destroy hashtable iterators

doc fix for config_v3vee

HPET does not abort load/save

Minor bug fix

Added HPET (High Precision Event Timer) device

This is an initial implementation of a virtual HPET. Does not support
checkpoint save/restore yet. The HPET is currently defined to run at
1/16th of guest time

Note that a typical guest will check for the existence of the HPET
via an ACPI table.   To force the current SeaBios to build this table
apply the following patch to it.  This will eventually be automatic.

rem diff --git a/bios/seabios/src/acpi.c b/bios/seabios/src/acpi.c
rem index 95575a1..da7c9e9 100644
rem --- a/bios/seabios/src/acpi.c
rem +++ b/bios/seabios/src/acpi.c
rem @@ -673,9 +673,9 @@ acpi_bios_init(void)
rem     ACPI_INIT_TABLE(build_fadt(pci));
rem     ACPI_INIT_TABLE(build_ssdt());
rem     ACPI_INIT_TABLE(build_madt());
rem -   if (pci) {
rem +   //if (pci) {
rem        ACPI_INIT_TABLE(build_hpet());
rem -   }
rem +   //}
rem     ACPI_INIT_TABLE(build_srat());
rem
rem     u16 i, external_tables = qemu_cfg_acpi_additional_tables();

APIC bugfix - corrected MSR read/write behavior

virtio-blk now handles config requests for non-declared config info

Minor cleanups on shadow paging build/debug

Addition of state to checkpoint

- now includes memory and cpu modes and CPL
- CPL sanity check

v3_stream argument number bugfix

Additional sanity-checks for guest configuration (v3_config_guest.pl)

Error checking fixes, minor bug in keyed stream, minor bug in checkpoint

All allocations now zeroed by default

Apic initialization bugfix

Added ATA PIO write, other ide cleanup

arg length bugfix in v3_stream

Guest PXE boot code

Boot sequenece selection for nvram

Add logic to VGA for vertical/horizontal retrace

Add missing case to print all debugging info in vmm_debug

Fix for floating point save/restore in case where fp context switching is turned off

Guest-side test tools, config, and X11 stuff for PARAGRAPH graphics device

Updated defaults to reflect former behavior for CPUID, MSRs, FP-Switching

The user must explicitly enable custom cpuid, strict msrs, and fp-swithing

Bugfix to base memory region lookup

Minor tweaks

- vmxassist doesn't print errors for information output
- guest config script cleanup

Allow strict MSR semantics

When enabled, reads/writes to MSRs we do not handle cause GPF to be injected.
This is the architecturally specified reaction.

When disabled, our more lenient behavior is used (read=0, write=ignored)

Allow custom CPUID

- when enabled, guest sees a strictly controlled cpuid result
  with a "V3VEE" cpu vendor, etc.  This is intended to help with
  cross-architecture migrations where we want to prevent the
  the guest from doing anything specific to the eratta of the
  startup CPU.
- when disabled, guest sees former behavior (cpuid of host
  masked for functionality we cannot support)

atapi and ioapic bugfixes

atapi: allow start/stop cd rom - needed for some kernels
ioapic: assure it's zeroed out at startup

Floating point context-switching and checkpoint/load

This integrates:

- the option to do floating point context-switching
- conservative code to do context-switching in Palacios
- a lazy floating point save/restore host interface
- an implementation of this interface in the linux module
- liberal code to use this interface in Palacios
- floating point checkpointing

This also includes a performance tuning element that
is hard to separate

VGA bugfixes

This patch corrects the behavior of VGA write modes 2 and 3 and
VGA read mode 1.  This repairs ugly output in typical graphics use

fix GEARS code inject dependency

remove assertions in power monitoring initialization

Switch VNET to use adaptive yielding by default, to reduce busy-waiting in the bridge and transmit-kick threads

Dynamic migration of memory from node to node

This adds the ability to move memory regions of a VM from user space:

  v3_mem_move /dev/v3-vmX guest_paddr host_cpuid

This will move the memory region in which guest_paddr is contained
from its current numa node to the one affiliated with host_cpuid

Combined with v3_core_move, this should provide the ability to
dynamically manipulate NUMA mappings at runtime, to the granularity
of the v3_mem_block_size (which is selected at insmod time)

bring GEARS up to date with interface changes

error checking in file close

clean up v3_mem errors