palacios/src/devices/pci.c

   1 /*
   2  * This file is part of the Palacios Virtual Machine Monitor developed
   3  * by the V3VEE Project with funding from the United States National
   4  * Science Foundation and the Department of Energy.
   5  *
   6  * The V3VEE Project is a joint project between Northwestern University
   7  * and the University of New Mexico.  You can find out more at
   8  * http://www.v3vee.org
   9  *
  10  * Copyright (c) 2009, Jack Lange <jarusl@cs.northwestern.edu>
  11  * Copyright (c) 2009, Lei Xia <lxia@northwestern.edu>
  12  * Copyright (c) 2009, Chang Seok Bae <jhuell@gmail.com>
  13  * Copyright (c) 2009, The V3VEE Project <http://www.v3vee.org>
  14  * All rights reserved.
  15  *
  16  * Author:  Jack Lange <jarusl@cs.northwestern.edu>
  17  *          Lei Xia <lxia@northwestern.edu>
  18  *          Chang Seok Bae <jhuell@gmail.com>
  19  *
  20  * This is free software.  You are permitted to use,
  21  * redistribute, and modify it as specified in the file "V3VEE_LICENSE".
  22  */
  23
  24
  25
  26 #include <palacios/vmm.h>
  27 #include <palacios/vmm_types.h>
  28 #include <palacios/vmm_io.h>
  29 #include <palacios/vmm_intr.h>
  30 #include <palacios/vmm_rbtree.h>
  31 #include <palacios/vmm_dev_mgr.h>
  32
  33 #include <devices/pci.h>
  34 #include <devices/pci_types.h>
  35
  36 #include <palacios/vm_guest.h>
  37
  38
  39
  40 #ifndef CONFIG_DEBUG_PCI
  41 #undef PrintDebug
  42 #define PrintDebug(fmt, args...)
  43 #endif
  44
  45
  46 #define CONFIG_ADDR_PORT    0x0cf8
  47 #define CONFIG_DATA_PORT    0x0cfc
  48
  49 #define PCI_DEV_IO_PORT_BASE 0xc000
  50
  51 #define PCI_BUS_COUNT 1
  52
  53 // This must always be a multiple of 8
  54 #define MAX_BUS_DEVICES 32
  55
  56 struct pci_addr_reg {
  57     union {
  58         uint32_t val;
  59         struct {
  60             uint_t rsvd       : 2;
  61             uint_t reg_num    : 6;
  62             uint_t fn_num     : 3;
  63             uint_t dev_num    : 5;
  64             uint_t bus_num    : 8;
  65             uint_t rsvd2      : 7;
  66             uint_t enable     : 1;
  67         } __attribute__((packed));
  68     } __attribute__((packed));
  69 } __attribute__((packed));
  70
  71
  72
  73
  74
  75 struct pci_bus {
  76     int bus_num;
  77
  78     // Red Black tree containing all attached devices
  79     struct rb_root devices;
  80
  81     // Bitmap of the allocated device numbers
  82     uint8_t dev_map[MAX_BUS_DEVICES / 8];
  83
  84
  85     int (*raise_pci_irq)(struct pci_device * pci_dev, void * dev_data);
  86     int (*lower_pci_irq)(struct pci_device * pci_dev, void * dev_data);
  87     void * irq_dev_data;
  88 };
  89
  90
  91
  92 struct pci_internal {
  93     // Configuration address register
  94     struct pci_addr_reg addr_reg;
  95
  96     // Base IO Port which PCI devices will register with...
  97     uint16_t dev_io_base;
  98
  99     // Attached Busses
 100     struct pci_bus bus_list[PCI_BUS_COUNT];
 101 };
 102
 103
 104
 105
 106
 107 #ifdef CONFIG_DEBUG_PCI
 108
 109 static void pci_dump_state(struct pci_internal * pci_state) {
 110     struct rb_node * node = v3_rb_first(&(pci_state->bus_list[0].devices));
 111     struct pci_device * tmp_dev = NULL;
 112
 113     PrintDebug("===PCI: Dumping state Begin ==========\n");
 114
 115     do {
 116         tmp_dev = rb_entry(node, struct pci_device, dev_tree_node);
 117
 118         PrintDebug("PCI Device Number: %d (%s):\n", tmp_dev->dev_num,  tmp_dev->name);
 119         PrintDebug("irq = %d\n", tmp_dev->config_header.intr_line);
 120         PrintDebug("Vend ID: 0x%x\n", tmp_dev->config_header.vendor_id);
 121         PrintDebug("Device ID: 0x%x\n", tmp_dev->config_header.device_id);
 122
 123     } while ((node = v3_rb_next(node)));
 124
 125     PrintDebug("====PCI: Dumping state End==========\n");
 126 }
 127
 128 #endif
 129
 130
 131
 132
 133 // Scan the dev_map bitmap for the first '0' bit
 134 static int get_free_dev_num(struct pci_bus * bus) {
 135     int i, j;
 136
 137     for (i = 0; i < sizeof(bus->dev_map); i++) {
 138         PrintDebug("i=%d\n", i);
 139         if (bus->dev_map[i] != 0xff) {
 140             // availability
 141             for (j = 0; j < 8; j++) {
 142                 PrintDebug("\tj=%d\n", j);
 143                 if (!(bus->dev_map[i] & (0x1 << j))) {
 144                     return ((i * 8) + j);
 145                 }
 146             }
 147         }
 148     }
 149
 150     return -1;
 151 }
 152
 153 static void allocate_dev_num(struct pci_bus * bus, int dev_num) {
 154     int major = (dev_num / 8);
 155     int minor = dev_num % 8;
 156
 157     bus->dev_map[major] |= (0x1 << minor);
 158 }
 159
 160
 161
 162 static inline
 163 struct pci_device * __add_device_to_bus(struct pci_bus * bus, struct pci_device * dev) {
 164
 165   struct rb_node ** p = &(bus->devices.rb_node);
 166   struct rb_node * parent = NULL;
 167   struct pci_device * tmp_dev = NULL;
 168
 169   while (*p) {
 170     parent = *p;
 171     tmp_dev = rb_entry(parent, struct pci_device, dev_tree_node);
 172
 173     if (dev->devfn < tmp_dev->devfn) {
 174       p = &(*p)->rb_left;
 175     } else if (dev->devfn > tmp_dev->devfn) {
 176       p = &(*p)->rb_right;
 177     } else {
 178       return tmp_dev;
 179     }
 180   }
 181
 182   rb_link_node(&(dev->dev_tree_node), parent, p);
 183
 184   return NULL;
 185 }
 186
 187
 188 static inline
 189 struct pci_device * add_device_to_bus(struct pci_bus * bus, struct pci_device * dev) {
 190
 191   struct pci_device * ret = NULL;
 192
 193   if ((ret = __add_device_to_bus(bus, dev))) {
 194     return ret;
 195   }
 196
 197   v3_rb_insert_color(&(dev->dev_tree_node), &(bus->devices));
 198
 199   allocate_dev_num(bus, dev->dev_num);
 200
 201   return NULL;
 202 }
 203
 204
 205 static struct pci_device * get_device(struct pci_bus * bus, uint8_t dev_num, uint8_t fn_num) {
 206     struct rb_node * n = bus->devices.rb_node;
 207     struct pci_device * dev = NULL;
 208     uint8_t devfn = ((dev_num & 0x1f) << 3) | (fn_num & 0x7);
 209
 210     while (n) {
 211         dev = rb_entry(n, struct pci_device, dev_tree_node);
 212
 213         if (devfn < dev->devfn) {
 214             n = n->rb_left;
 215         } else if (devfn > dev->devfn) {
 216             n = n->rb_right;
 217         } else {
 218             return dev;
 219         }
 220     }
 221
 222     return NULL;
 223 }
 224
 225
 226
 227
 228
 229
 230
 231 static int addr_port_read(struct guest_info * core, ushort_t port, void * dst, uint_t length, void * priv_data) {
 232     struct pci_internal * pci_state = priv_data;
 233     int reg_offset = port & 0x3;
 234     uint8_t * reg_addr = ((uint8_t *)&(pci_state->addr_reg.val)) + reg_offset;
 235
 236     PrintDebug("Reading PCI Address Port (%x): %x len=%d\n", port, pci_state->addr_reg.val, length);
 237
 238     if (length == 4) {
 239         if (reg_offset != 0) {
 240             PrintError("Invalid Address Port Read\n");
 241             return -1;
 242         }
 243         *(uint32_t *)dst = *(uint32_t *)reg_addr;
 244     } else if (length == 2) {
 245         if (reg_offset > 2) {
 246             PrintError("Invalid Address Port Read\n");
 247             return -1;
 248         }
 249         *(uint16_t *)dst = *(uint16_t *)reg_addr;
 250     } else if (length == 1) {
 251         *(uint8_t *)dst = *(uint8_t *)reg_addr;
 252     } else {
 253         PrintError("Invalid read length (%d) for PCI address register\n", length);
 254         return -1;
 255     }
 256
 257
 258     return length;
 259 }
 260
 261
 262 static int addr_port_write(struct guest_info * core, ushort_t port, void * src, uint_t length, void * priv_data) {
 263     struct pci_internal * pci_state = priv_data;
 264     int reg_offset = port & 0x3;
 265     uint8_t * reg_addr = ((uint8_t *)&(pci_state->addr_reg.val)) + reg_offset;
 266
 267
 268     if (length == 4) {
 269         if (reg_offset != 0) {
 270             PrintError("Invalid Address Port Write\n");
 271             return -1;
 272         }
 273
 274         PrintDebug("Writing PCI 4 bytes Val=%x\n",  *(uint32_t *)src);
 275
 276         *(uint32_t *)reg_addr = *(uint32_t *)src;
 277     } else if (length == 2) {
 278         if (reg_offset > 2) {
 279             PrintError("Invalid Address Port Write\n");
 280             return -1;
 281         }
 282
 283         PrintDebug("Writing PCI 2 byte Val=%x\n",  *(uint16_t *)src);
 284
 285         *(uint16_t *)reg_addr = *(uint16_t *)src;
 286     } else if (length == 1) {
 287         PrintDebug("Writing PCI 1 byte Val=%x\n",  *(uint8_t *)src);
 288         *(uint8_t *)reg_addr = *(uint8_t *)src;
 289     } else {
 290         PrintError("Invalid write length (%d) for PCI address register\n", length);
 291         return -1;
 292     }
 293
 294     PrintDebug("Writing PCI Address Port(%x): %x\n", port, pci_state->addr_reg.val);
 295
 296     return length;
 297 }
 298
 299
 300 static int data_port_read(struct guest_info * core, ushort_t port, void * dst, uint_t length, void * priv_data) {
 301     struct pci_internal * pci_state =  priv_data;
 302     struct pci_device * pci_dev = NULL;
 303     uint_t reg_num = (pci_state->addr_reg.reg_num << 2) + (port & 0x3);
 304     int i;
 305
 306     if (pci_state->addr_reg.bus_num != 0) {
 307         int i = 0;
 308         for (i = 0; i < length; i++) {
 309             *((uint8_t *)dst + i) = 0xff;
 310         }
 311
 312         return length;
 313     }
 314
 315     PrintDebug("Reading PCI Data register. bus = %d, dev = %d, reg = %d (%x), cfg_reg = %x\n",
 316                pci_state->addr_reg.bus_num,
 317                pci_state->addr_reg.dev_num,
 318                reg_num, reg_num,
 319                pci_state->addr_reg.val);
 320
 321     pci_dev = get_device(&(pci_state->bus_list[0]), pci_state->addr_reg.dev_num, pci_state->addr_reg.fn_num);
 322
 323     if (pci_dev == NULL) {
 324         for (i = 0; i < length; i++) {
 325             *(uint8_t *)((uint8_t *)dst + i) = 0xff;
 326         }
 327
 328         return length;
 329     }
 330
 331     if (pci_dev->type == PCI_PASSTHROUGH) {
 332         if (pci_dev->config_read(reg_num, dst, length, pci_dev->priv_data) == -1) {
 333             PrintError("Failed to handle configuration update for passthrough pci_device\n");
 334             return -1;
 335         }
 336
 337         return 0;
 338     }
 339
 340     for (i = 0; i < length; i++) {
 341         *(uint8_t *)((uint8_t *)dst + i) = pci_dev->config_space[reg_num + i];
 342     }
 343
 344     PrintDebug("\tVal=%x, len=%d\n", *(uint32_t *)dst, length);
 345
 346     return length;
 347 }
 348
 349
 350 static inline int is_cfg_reg_writable(uchar_t header_type, int reg_num) {
 351     if (header_type == 0x00) {
 352         switch (reg_num) {
 353             case 0x00:
 354             case 0x01:
 355             case 0x02:
 356             case 0x03:
 357             case 0x08:
 358             case 0x09:
 359             case 0x0a:
 360             case 0x0b:
 361             case 0x0e:
 362             case 0x3d:
 363                 return 0;
 364
 365            default:
 366                return 1;
 367
 368         }
 369     } else if (header_type == 0x80) {
 370         switch (reg_num) {
 371             case 0x00:
 372             case 0x01:
 373             case 0x02:
 374             case 0x03:
 375             case 0x08:
 376             case 0x09:
 377             case 0x0a:
 378             case 0x0b:
 379             case 0x0e:
 380             case 0x3d:
 381                 return 0;
 382
 383            default:
 384                return 1;
 385
 386         }
 387     } else {
 388         // PCI to PCI Bridge = 0x01
 389         // CardBus Bridge = 0x02
 390
 391         // huh?
 392         PrintError("Invalid PCI Header type (0x%.2x)\n", header_type);
 393
 394         return -1;
 395     }
 396 }
 397
 398 static int bar_update(struct guest_info * info, struct pci_device * pci, int bar_num, uint32_t new_val) {
 399     struct v3_pci_bar * bar = &(pci->bar[bar_num]);
 400
 401     PrintDebug("Updating BAR Register  (Dev=%s) (bar=%d) (old_val=0x%x) (new_val=0x%x)\n",
 402                pci->name, bar_num, bar->val, new_val);
 403
 404     switch (bar->type) {
 405         case PCI_BAR_IO: {
 406             int i = 0;
 407
 408             PrintDebug("\tRehooking %d IO ports from base 0x%x to 0x%x for %d ports\n",
 409                        bar->num_ports, PCI_IO_BASE(bar->val), PCI_IO_BASE(new_val),
 410                        bar->num_ports);
 411
 412             // only do this if pci device is enabled....
 413             if (!(pci->config_header.status & 0x1)) {
 414                 PrintError("PCI Device IO space not enabled\n");
 415             }
 416
 417             for (i = 0; i < bar->num_ports; i++) {
 418
 419                 PrintDebug("Rehooking PCI IO port (old port=%u) (new port=%u)\n",
 420                            PCI_IO_BASE(bar->val) + i, PCI_IO_BASE(new_val) + i);
 421
 422                 v3_unhook_io_port(info->vm_info, PCI_IO_BASE(bar->val) + i);
 423
 424                 if (v3_hook_io_port(info->vm_info, PCI_IO_BASE(new_val) + i,
 425                                     bar->io_read, bar->io_write,
 426                                     bar->private_data) == -1) {
 427
 428                     PrintError("Could not hook PCI IO port (old port=%u) (new port=%u)\n",
 429                                PCI_IO_BASE(bar->val) + i, PCI_IO_BASE(new_val) + i);
 430                     v3_print_io_map(info->vm_info);
 431                     return -1;
 432                 }
 433             }
 434
 435             bar->val = new_val;
 436
 437             break;
 438         }
 439         case PCI_BAR_MEM32: {
 440             v3_unhook_mem(info->vm_info, V3_MEM_CORE_ANY, (addr_t)(bar->val));
 441
 442             if (bar->mem_read) {
 443                 v3_hook_full_mem(info->vm_info, V3_MEM_CORE_ANY, PCI_MEM32_BASE(new_val),
 444                                  PCI_MEM32_BASE(new_val) + (bar->num_pages * PAGE_SIZE_4KB),
 445                                  bar->mem_read, bar->mem_write, pci->priv_data);
 446             } else {
 447                 PrintError("Write hooks not supported for PCI\n");
 448                 return -1;
 449             }
 450
 451             bar->val = new_val;
 452
 453             break;
 454         }
 455         case PCI_BAR_NONE: {
 456             PrintDebug("Reprogramming an unsupported BAR register (Dev=%s) (bar=%d) (val=%x)\n",
 457                        pci->name, bar_num, new_val);
 458             break;
 459         }
 460         default:
 461             PrintError("Invalid Bar Reg updated (bar=%d)\n", bar_num);
 462             return -1;
 463     }
 464
 465     return 0;
 466 }
 467
 468
 469 static int data_port_write(struct guest_info * core, ushort_t port, void * src, uint_t length, void * priv_data) {
 470     struct pci_internal * pci_state = priv_data;
 471     struct pci_device * pci_dev = NULL;
 472     uint_t reg_num = (pci_state->addr_reg.reg_num << 2) + (port & 0x3);
 473     int i;
 474
 475
 476     if (pci_state->addr_reg.bus_num != 0) {
 477         return length;
 478     }
 479
 480     PrintDebug("Writing PCI Data register. bus = %d, dev = %d, fn = %d, reg = %d (0x%x) addr_reg = 0x%x (val=0x%x, len=%d)\n",
 481                pci_state->addr_reg.bus_num,
 482                pci_state->addr_reg.dev_num,
 483                pci_state->addr_reg.fn_num,
 484                reg_num, reg_num,
 485                pci_state->addr_reg.val,
 486                *(uint32_t *)src, length);
 487
 488
 489     pci_dev = get_device(&(pci_state->bus_list[0]), pci_state->addr_reg.dev_num, pci_state->addr_reg.fn_num);
 490
 491     if (pci_dev == NULL) {
 492         PrintError("Writing configuration space for non-present device (dev_num=%d)\n",
 493                    pci_state->addr_reg.dev_num);
 494         return -1;
 495     }
 496
 497     if (pci_dev->type == PCI_PASSTHROUGH) {
 498         if (pci_dev->config_write(reg_num, src, length, pci_dev->priv_data) == -1) {
 499             PrintError("Failed to handle configuration update for passthrough pci_device\n");
 500             return -1;
 501         }
 502
 503         return 0;
 504     }
 505
 506
 507     for (i = 0; i < length; i++) {
 508         uint_t cur_reg = reg_num + i;
 509         int writable = is_cfg_reg_writable(pci_dev->config_header.header_type, cur_reg);
 510
 511         if (writable == -1) {
 512             PrintError("Invalid PCI configuration space\n");
 513             return -1;
 514         }
 515
 516         if (writable) {
 517             pci_dev->config_space[cur_reg] = *(uint8_t *)((uint8_t *)src + i);
 518
 519             if ((cur_reg >= 0x10) && (cur_reg < 0x28)) {
 520                 // BAR Register Update
 521                 int bar_reg = ((cur_reg & ~0x3) - 0x10) / 4;
 522
 523                 pci_dev->bar_update_flag = 1;
 524                 pci_dev->bar[bar_reg].updated = 1;
 525
 526                 // PrintDebug("Updating BAR register %d\n", bar_reg);
 527
 528             } else if ((cur_reg >= 0x30) && (cur_reg < 0x34)) {
 529                 // Extension ROM update
 530
 531                 pci_dev->exp_rom_update_flag = 1;
 532             } else if (cur_reg == 0x04) {
 533                 // COMMAND update
 534                 uint8_t command = *((uint8_t *)src + i);
 535
 536                 PrintError("command update for %s old=%x new=%x\n",
 537                            pci_dev->name,
 538                            pci_dev->config_space[cur_reg],command);
 539
 540                 pci_dev->config_space[cur_reg] = command;
 541
 542                 if (pci_dev->cmd_update) {
 543                     pci_dev->cmd_update(pci_dev, (command & 0x01), (command & 0x02));
 544                 }
 545
 546             } else if (cur_reg == 0x0f) {
 547                 // BIST update
 548                 pci_dev->config_header.BIST = 0x00;
 549             }
 550         } else {
 551             PrintError("PCI Write to read only register %d\n", cur_reg);
 552         }
 553     }
 554
 555     if (pci_dev->config_update) {
 556         pci_dev->config_update(reg_num, src, length, pci_dev->priv_data);
 557     }
 558
 559     // Scan for BAR updated
 560     if (pci_dev->bar_update_flag) {
 561         for (i = 0; i < 6; i++) {
 562             if (pci_dev->bar[i].updated) {
 563                 int bar_offset = 0x10 + 4 * i;
 564
 565
 566                 if (pci_dev->bar[i].type == PCI_BAR_PASSTHROUGH) {
 567                     if (pci_dev->bar[i].bar_write(i, (uint32_t *)(pci_dev->config_space + bar_offset), pci_dev->bar[i].private_data) == -1) {
 568                         PrintError("Error in passthrough bar write operation\n");
 569                         return -1;
 570                     }
 571                 } else {
 572
 573                     *(uint32_t *)(pci_dev->config_space + bar_offset) &= pci_dev->bar[i].mask;
 574                     // check special flags....
 575
 576                     // bar_update
 577                     if (bar_update(core, pci_dev, i, *(uint32_t *)(pci_dev->config_space + bar_offset)) == -1) {
 578                         PrintError("PCI Device %s: Bar update Error Bar=%d\n", pci_dev->name, i);
 579                         return -1;
 580                     }
 581                 }
 582
 583                 pci_dev->bar[i].updated = 0;
 584             }
 585         }
 586         pci_dev->bar_update_flag = 0;
 587     }
 588
 589     if ((pci_dev->exp_rom_update_flag) && (pci_dev->exp_rom_update)) {
 590         pci_dev->exp_rom_update(pci_dev, &(pci_dev->config_header.expansion_rom_address), pci_dev->priv_data);
 591         pci_dev->exp_rom_update_flag = 0;
 592     }
 593
 594
 595     return length;
 596 }
 597
 598
 599
 600 static int pci_free(struct vm_device * dev) {
 601
 602     return 0;
 603 }
 604
 605
 606
 607 static void init_pci_busses(struct pci_internal * pci_state) {
 608     int i;
 609
 610     for (i = 0; i < PCI_BUS_COUNT; i++) {
 611         pci_state->bus_list[i].bus_num = i;
 612         pci_state->bus_list[i].devices.rb_node = NULL;
 613         memset(pci_state->bus_list[i].dev_map, 0, sizeof(pci_state->bus_list[i].dev_map));
 614     }
 615 }
 616
 617
 618
 619
 620 static struct v3_device_ops dev_ops = {
 621     .free = pci_free,
 622
 623 };
 624
 625
 626
 627
 628 static int pci_init(struct v3_vm_info * vm, v3_cfg_tree_t * cfg) {
 629     struct pci_internal * pci_state = V3_Malloc(sizeof(struct pci_internal));
 630     int i = 0;
 631     char * dev_id = v3_cfg_val(cfg, "ID");
 632     int ret = 0;
 633
 634     PrintDebug("PCI internal at %p\n",(void *)pci_state);
 635
 636     struct vm_device * dev = v3_add_device(vm, dev_id, &dev_ops, pci_state);
 637
 638     if (dev == NULL) {
 639         PrintError("Could not attach device %s\n", dev_id);
 640         V3_Free(pci_state);
 641         return -1;
 642     }
 643
 644
 645     pci_state->addr_reg.val = 0;
 646     pci_state->dev_io_base = PCI_DEV_IO_PORT_BASE;
 647
 648     init_pci_busses(pci_state);
 649
 650     PrintDebug("Sizeof config header=%d\n", (int)sizeof(struct pci_config_header));
 651
 652     for (i = 0; i < 4; i++) {
 653         ret |= v3_dev_hook_io(dev, CONFIG_ADDR_PORT + i, &addr_port_read, &addr_port_write);
 654         ret |= v3_dev_hook_io(dev, CONFIG_DATA_PORT + i, &data_port_read, &data_port_write);
 655     }
 656
 657     if (ret != 0) {
 658         PrintError("Error hooking PCI IO ports\n");
 659         v3_remove_device(dev);
 660         return -1;
 661     }
 662
 663     return 0;
 664 }
 665
 666
 667 device_register("PCI", pci_init)
 668
 669
 670 static inline int init_bars(struct v3_vm_info * vm, struct pci_device * pci_dev) {
 671     int i = 0;
 672
 673     for (i = 0; i < 6; i++) {
 674         int bar_offset = 0x10 + (4 * i);
 675
 676         if (pci_dev->bar[i].type == PCI_BAR_IO) {
 677             int j = 0;
 678             pci_dev->bar[i].mask = (~((pci_dev->bar[i].num_ports) - 1)) | 0x01;
 679
 680             if (pci_dev->bar[i].default_base_port != 0xffff) {
 681                 pci_dev->bar[i].val = pci_dev->bar[i].default_base_port & pci_dev->bar[i].mask;
 682             } else {
 683                 pci_dev->bar[i].val = 0;
 684             }
 685
 686             pci_dev->bar[i].val |= 0x00000001;
 687
 688             for (j = 0; j < pci_dev->bar[i].num_ports; j++) {
 689                 // hook IO
 690                 if (pci_dev->bar[i].default_base_port != 0xffff) {
 691                     if (v3_hook_io_port(vm, pci_dev->bar[i].default_base_port + j,
 692                                         pci_dev->bar[i].io_read, pci_dev->bar[i].io_write,
 693                                         pci_dev->bar[i].private_data) == -1) {
 694                         PrintError("Could not hook default io port %x\n", pci_dev->bar[i].default_base_port + j);
 695                         return -1;
 696                     }
 697                 }
 698             }
 699
 700             *(uint32_t *)(pci_dev->config_space + bar_offset) = pci_dev->bar[i].val;
 701
 702         } else if (pci_dev->bar[i].type == PCI_BAR_MEM32) {
 703             pci_dev->bar[i].mask = ~((pci_dev->bar[i].num_pages << 12) - 1);
 704             pci_dev->bar[i].mask |= 0xf; // preserve the configuration flags
 705
 706             if (pci_dev->bar[i].default_base_addr != 0xffffffff) {
 707                 pci_dev->bar[i].val = pci_dev->bar[i].default_base_addr & pci_dev->bar[i].mask;
 708             } else {
 709                 pci_dev->bar[i].val = 0;
 710             }
 711
 712             // hook memory
 713             if (pci_dev->bar[i].mem_read) {
 714                 // full hook
 715                 v3_hook_full_mem(vm, V3_MEM_CORE_ANY, pci_dev->bar[i].default_base_addr,
 716                                  pci_dev->bar[i].default_base_addr + (pci_dev->bar[i].num_pages * PAGE_SIZE_4KB),
 717                                  pci_dev->bar[i].mem_read, pci_dev->bar[i].mem_write, pci_dev->priv_data);
 718             } else if (pci_dev->bar[i].mem_write) {
 719                 // write hook
 720                 PrintError("Write hooks not supported for PCI devices\n");
 721                 return -1;
 722                 /*
 723                   v3_hook_write_mem(pci_dev->vm_dev->vm, pci_dev->bar[i].default_base_addr,
 724                   pci_dev->bar[i].default_base_addr + (pci_dev->bar[i].num_pages * PAGE_SIZE_4KB),
 725                   pci_dev->bar[i].mem_write, pci_dev->vm_dev);
 726                 */
 727             } else {
 728                 // set the prefetchable flag...
 729                 pci_dev->bar[i].val |= 0x00000008;
 730             }
 731
 732
 733             *(uint32_t *)(pci_dev->config_space + bar_offset) = pci_dev->bar[i].val;
 734
 735         } else if (pci_dev->bar[i].type == PCI_BAR_MEM24) {
 736             PrintError("16 Bit memory ranges not supported (reg: %d)\n", i);
 737             return -1;
 738         } else if (pci_dev->bar[i].type == PCI_BAR_NONE) {
 739             pci_dev->bar[i].val = 0x00000000;
 740             pci_dev->bar[i].mask = 0x00000000; // This ensures that all updates will be dropped
 741             *(uint32_t *)(pci_dev->config_space + bar_offset) = pci_dev->bar[i].val;
 742         } else if (pci_dev->bar[i].type == PCI_BAR_PASSTHROUGH) {
 743
 744             // Call the bar init function to get the local cached value
 745             pci_dev->bar[i].bar_init(i, &(pci_dev->bar[i].val), pci_dev->bar[i].private_data);
 746
 747         } else {
 748             PrintError("Invalid BAR type for bar #%d\n", i);
 749             return -1;
 750         }
 751     }
 752
 753     return 0;
 754 }
 755
 756
 757 int v3_pci_set_irq_bridge(struct  vm_device * pci_bus, int bus_num,
 758                           int (*raise_pci_irq)(struct pci_device * pci_dev, void * dev_data),
 759                           int (*lower_pci_irq)(struct pci_device * pci_dev, void * dev_data),
 760                           void * priv_data) {
 761     struct pci_internal * pci_state = (struct pci_internal *)pci_bus->private_data;
 762
 763
 764     pci_state->bus_list[bus_num].raise_pci_irq = raise_pci_irq;
 765     pci_state->bus_list[bus_num].lower_pci_irq = lower_pci_irq;
 766     pci_state->bus_list[bus_num].irq_dev_data = priv_data;
 767
 768     return 0;
 769 }
 770
 771 int v3_pci_raise_irq(struct vm_device * pci_bus, int bus_num, struct pci_device * dev) {
 772    struct pci_internal * pci_state = (struct pci_internal *)pci_bus->private_data;
 773    struct pci_bus * bus = &(pci_state->bus_list[bus_num]);
 774
 775    return bus->raise_pci_irq(dev, bus->irq_dev_data);
 776 }
 777
 778 int v3_pci_lower_irq(struct vm_device * pci_bus, int bus_num, struct pci_device * dev) {
 779    struct pci_internal * pci_state = (struct pci_internal *)pci_bus->private_data;
 780    struct pci_bus * bus = &(pci_state->bus_list[bus_num]);
 781
 782    return bus->lower_pci_irq(dev, bus->irq_dev_data);
 783 }
 784
 785 // if dev_num == -1, auto assign
 786 struct pci_device * v3_pci_register_device(struct vm_device * pci,
 787                                            pci_device_type_t dev_type,
 788                                            int bus_num,
 789                                            int dev_num,
 790                                            int fn_num,
 791                                            const char * name,
 792                                            struct v3_pci_bar * bars,
 793                                            int (*config_update)(uint_t reg_num, void * src, uint_t length, void * priv_data),
 794                                            int (*cmd_update)(struct pci_device * pci_dev, uchar_t io_enabled, uchar_t mem_enabled),
 795                                            int (*exp_rom_update)(struct pci_device * pci_dev, uint32_t * src, void * priv_data),
 796                                            void * priv_data) {
 797
 798     struct pci_internal * pci_state = (struct pci_internal *)pci->private_data;
 799     struct pci_bus * bus = &(pci_state->bus_list[bus_num]);
 800     struct pci_device * pci_dev = NULL;
 801     int i;
 802
 803     if (dev_num > MAX_BUS_DEVICES) {
 804         PrintError("Requested Invalid device number (%d)\n", dev_num);
 805         return NULL;
 806     }
 807
 808     if (dev_num == PCI_AUTO_DEV_NUM) {
 809         PrintDebug("Searching for free device number\n");
 810         if ((dev_num = get_free_dev_num(bus)) == -1) {
 811             PrintError("No more available PCI slots on bus %d\n", bus->bus_num);
 812             return NULL;
 813         }
 814     }
 815
 816     PrintDebug("Checking for PCI Device\n");
 817
 818     if (get_device(bus, dev_num, fn_num) != NULL) {
 819         PrintError("PCI Device already registered at slot %d on bus %d\n",
 820                    dev_num, bus->bus_num);
 821         return NULL;
 822     }
 823
 824
 825     pci_dev = (struct pci_device *)V3_Malloc(sizeof(struct pci_device));
 826
 827     if (pci_dev == NULL) {
 828         PrintError("Could not allocate pci device\n");
 829         return NULL;
 830     }
 831
 832     memset(pci_dev, 0, sizeof(struct pci_device));
 833
 834
 835     pci_dev->type = dev_type;
 836
 837     switch (pci_dev->type) {
 838         case PCI_STD_DEVICE:
 839             pci_dev->config_header.header_type = 0x00;
 840             break;
 841         case PCI_MULTIFUNCTION:
 842             pci_dev->config_header.header_type = 0x80;
 843             break;
 844         default:
 845             PrintError("Unhandled PCI Device Type: %d\n", dev_type);
 846             return NULL;
 847     }
 848
 849
 850
 851     pci_dev->bus_num = bus_num;
 852     pci_dev->dev_num = dev_num;
 853     pci_dev->fn_num = fn_num;
 854
 855     strncpy(pci_dev->name, name, sizeof(pci_dev->name));
 856     pci_dev->priv_data = priv_data;
 857
 858     // register update callbacks
 859     pci_dev->config_update = config_update;
 860     pci_dev->cmd_update = cmd_update;
 861     pci_dev->exp_rom_update = exp_rom_update;
 862
 863
 864     //copy bars
 865     for (i = 0; i < 6; i ++) {
 866         pci_dev->bar[i].type = bars[i].type;
 867         pci_dev->bar[i].private_data = bars[i].private_data;
 868
 869         if (pci_dev->bar[i].type == PCI_BAR_IO) {
 870             pci_dev->bar[i].num_ports = bars[i].num_ports;
 871
 872             // This is a horrible HACK becaues the BIOS is supposed to set the PCI base ports
 873             // And if the BIOS doesn't, Linux just happily overlaps device port assignments
 874             if (bars[i].default_base_port != (uint16_t)-1) {
 875                 pci_dev->bar[i].default_base_port = bars[i].default_base_port;
 876             } else {
 877                 pci_dev->bar[i].default_base_port = pci_state->dev_io_base;
 878                 pci_state->dev_io_base += ( 0x100 * ((bars[i].num_ports / 0x100) + 1) );
 879             }
 880
 881             pci_dev->bar[i].io_read = bars[i].io_read;
 882             pci_dev->bar[i].io_write = bars[i].io_write;
 883         } else if (pci_dev->bar[i].type == PCI_BAR_MEM32) {
 884             pci_dev->bar[i].num_pages = bars[i].num_pages;
 885             pci_dev->bar[i].default_base_addr = bars[i].default_base_addr;
 886             pci_dev->bar[i].mem_read = bars[i].mem_read;
 887             pci_dev->bar[i].mem_write = bars[i].mem_write;
 888         } else if (pci_dev->bar[i].type == PCI_BAR_PASSTHROUGH) {
 889             pci_dev->bar[i].bar_init = bars[i].bar_init;
 890             pci_dev->bar[i].bar_write = bars[i].bar_write;
 891         } else {
 892             pci_dev->bar[i].num_pages = 0;
 893             pci_dev->bar[i].default_base_addr = 0;
 894             pci_dev->bar[i].mem_read = NULL;
 895             pci_dev->bar[i].mem_write = NULL;
 896         }
 897     }
 898
 899     if (init_bars(pci->vm, pci_dev) == -1) {
 900         PrintError("could not initialize bar registers\n");
 901         return NULL;
 902     }
 903
 904     // add the device
 905     add_device_to_bus(bus, pci_dev);
 906
 907 #ifdef CONFIG_DEBUG_PCI
 908     pci_dump_state(pci_state);
 909 #endif
 910
 911     return pci_dev;
 912 }
 913
 914
 915
 916 // if dev_num == -1, auto assign
 917 struct pci_device * v3_pci_register_passthrough_device(struct vm_device * pci,
 918                                                        int bus_num,
 919                                                        int dev_num,
 920                                                        int fn_num,
 921                                                        const char * name,
 922                                                        int (*config_write)(uint_t reg_num, void * src, uint_t length, void * private_data),
 923                                                        int (*config_read)(uint_t reg_num, void * dst, uint_t length, void * private_data),
 924                                                        void * private_data) {
 925
 926     struct pci_internal * pci_state = (struct pci_internal *)pci->private_data;
 927     struct pci_bus * bus = &(pci_state->bus_list[bus_num]);
 928     struct pci_device * pci_dev = NULL;
 929
 930     if (dev_num > MAX_BUS_DEVICES) {
 931         PrintError("Requested Invalid device number (%d)\n", dev_num);
 932         return NULL;
 933     }
 934
 935     if (dev_num == PCI_AUTO_DEV_NUM) {
 936         PrintDebug("Searching for free device number\n");
 937         if ((dev_num = get_free_dev_num(bus)) == -1) {
 938             PrintError("No more available PCI slots on bus %d\n", bus->bus_num);
 939             return NULL;
 940         }
 941     }
 942
 943     PrintDebug("Checking for PCI Device\n");
 944
 945     if (get_device(bus, dev_num, fn_num) != NULL) {
 946         PrintError("PCI Device already registered at slot %d on bus %d\n",
 947                    dev_num, bus->bus_num);
 948         return NULL;
 949     }
 950
 951
 952     pci_dev = (struct pci_device *)V3_Malloc(sizeof(struct pci_device));
 953
 954     if (pci_dev == NULL) {
 955         PrintError("Could not allocate pci device\n");
 956         return NULL;
 957     }
 958
 959     memset(pci_dev, 0, sizeof(struct pci_device));
 960
 961     pci_dev->bus_num = bus_num;
 962     pci_dev->dev_num = dev_num;
 963     pci_dev->fn_num = fn_num;
 964
 965     strncpy(pci_dev->name, name, sizeof(pci_dev->name));
 966     pci_dev->priv_data = private_data;
 967
 968     // register update callbacks
 969     pci_dev->config_write = config_write;
 970     pci_dev->config_read = config_read;
 971
 972     // add the device
 973     add_device_to_bus(bus, pci_dev);
 974
 975 #ifdef CONFIG_DEBUG_PCI
 976     pci_dump_state(pci_state);
 977 #endif
 978
 979     return pci_dev;
 980 }