palacios/include/palacios/vmm_ctrl_regs.h

   1 /*
   2  * This file is part of the Palacios Virtual Machine Monitor developed
   3  * by the V3VEE Project with funding from the United States National
   4  * Science Foundation and the Department of Energy.
   5  *
   6  * The V3VEE Project is a joint project between Northwestern University
   7  * and the University of New Mexico.  You can find out more at
   8  * http://www.v3vee.org
   9  *
  10  * Copyright (c) 2008, Jack Lange <jarusl@cs.northwestern.edu>
  11  * Copyright (c) 2008, The V3VEE Project <http://www.v3vee.org>
  12  * All rights reserved.
  13  *
  14  * Author: Jack Lange <jarusl@cs.northwestern.edu>
  15  *
  16  * This is free software.  You are permitted to use,
  17  * redistribute, and modify it as specified in the file "V3VEE_LICENSE".
  18  */
  19
  20 #ifndef __VMM_CTRL_REGS_H
  21 #define __VMM_CTRL_REGS_H
  22
  23
  24 #include <palacios/vm_guest.h>
  25
  26 struct cr0_real {
  27   uint_t pe    : 1;
  28   uint_t mp    : 1;
  29   uint_t em    : 1;
  30   uint_t ts    : 1;
  31 };
  32
  33
  34 struct cr0_32 {
  35   uint_t pe    : 1;
  36   uint_t mp    : 1;
  37   uint_t em    : 1;
  38   uint_t ts    : 1;
  39   uint_t et    : 1;
  40   uint_t ne    : 1;
  41   uint_t rsvd1 : 10;
  42   uint_t wp    : 1;
  43   uint_t rsvd2 : 1;
  44   uint_t am    : 1;
  45   uint_t rsvd3 : 10;
  46   uint_t nw    : 1;
  47   uint_t cd    : 1;
  48   uint_t pg    : 1;
  49 };
  50
  51
  52 struct cr0_64 {
  53   uint_t pe    : 1;
  54   uint_t mp    : 1;
  55   uint_t em    : 1;
  56   uint_t ts    : 1;
  57   uint_t et    : 1;
  58   uint_t ne    : 1;
  59   uint_t rsvd1 : 10;
  60   uint_t wp    : 1;
  61   uint_t rsvd2 : 1;
  62   uint_t am    : 1;
  63   uint_t rsvd3 : 10;
  64   uint_t nw    : 1;
  65   uint_t cd    : 1;
  66   uint_t pg    : 1;
  67
  68   uint_t  rsvd4;  // MBZ
  69 };
  70
  71
  72 struct cr2_32 {
  73   uint_t pf_vaddr;
  74 };
  75
  76 struct cr2_64 {
  77   ullong_t pf_vaddr;
  78 };
  79
  80
  81 struct cr3_32 {
  82   uint_t rsvd1             : 3;
  83   uint_t pwt               : 1;
  84   uint_t pcd               : 1;
  85   uint_t rsvd2             : 7;
  86   uint_t pdt_base_addr    : 20;
  87 };
  88
  89
  90 struct cr3_32_PAE {
  91   uint_t rsvd1             : 3;
  92   uint_t pwt               : 1;
  93   uint_t pcd               : 1;
  94   uint_t pdpt_base_addr    : 27;
  95 };
  96
  97
  98 struct cr3_64 {
  99   uint_t rsvd1             : 3;
 100   uint_t pwt               : 1;
 101   uint_t pcd               : 1;
 102   uint_t rsvd2             : 7;
 103   ullong_t pml4t_base_addr : 40;
 104   uint_t rsvd3             : 12;
 105 };
 106
 107
 108 struct cr4_32 {
 109   uint_t vme               : 1;
 110   uint_t pvi               : 1;
 111   uint_t tsd               : 1;
 112   uint_t de                : 1;
 113   uint_t pse               : 1;
 114   uint_t pae               : 1;
 115   uint_t mce               : 1;
 116   uint_t pge               : 1;
 117   uint_t pce               : 1;
 118   uint_t osf_xsr           : 1;
 119   uint_t osx               : 1;
 120   uint_t rsvd1             : 21;
 121 };
 122
 123 struct cr4_64 {
 124   uint_t vme               : 1;
 125   uint_t pvi               : 1;
 126   uint_t tsd               : 1;
 127   uint_t de                : 1;
 128   uint_t pse               : 1;
 129   uint_t pae               : 1;
 130   uint_t mce               : 1;
 131   uint_t pge               : 1;
 132   uint_t pce               : 1;
 133   uint_t osf_xsr           : 1;
 134   uint_t osx               : 1;
 135   uint_t rsvd1             : 21;
 136   uint_t rsvd2             : 32;
 137 };
 138
 139
 140
 141 struct efer_64 {
 142   uint_t sce              : 1;
 143   uint_t rsvd1            : 7; // RAZ
 144   uint_t lme              : 1;
 145   uint_t rsvd2            : 1; // MBZ
 146   uint_t lma              : 1;
 147   uint_t nxe              : 1;
 148   uint_t svme             : 1;
 149   uint_t rsvd3            : 1; // MBZ
 150   uint_t ffxsr            : 1;
 151   uint_t rsvd4            : 12; // MBZ
 152   uint_t rsvd5            : 32; // MBZ
 153 };
 154
 155
 156 struct rflags {
 157   uint_t cf                : 1;  // carry flag
 158   uint_t rsvd1             : 1;  // Must be 1
 159   uint_t pf                : 1;  // parity flag
 160   uint_t rsvd2             : 1;  // Read as 0
 161   uint_t af                : 1;  // Auxillary flag
 162   uint_t rsvd3             : 1;  // Read as 0
 163   uint_t zf                : 1;  // zero flag
 164   uint_t sf                : 1;  // sign flag
 165   uint_t tf                : 1;  // trap flag
 166   uint_t intr              : 1;  // interrupt flag
 167   uint_t df                : 1;  // direction flag
 168   uint_t of                : 1;  // overflow flag
 169   uint_t iopl              : 2;  // IO privilege level
 170   uint_t nt                : 1;  // nested task
 171   uint_t rsvd4             : 1;  // read as 0
 172   uint_t rf                : 1;  // resume flag
 173   uint_t vm                : 1;  // Virtual-8086 mode
 174   uint_t ac                : 1;  // alignment check
 175   uint_t vif               : 1;  // virtual interrupt flag
 176   uint_t vip               : 1;  // virtual interrupt pending
 177   uint_t id                : 1;  // ID flag
 178   uint_t rsvd5             : 10; // Read as 0
 179   uint_t rsvd6             : 32; // Read as 0
 180 };
 181
 182
 183
 184
 185
 186 /*
 187 // First opcode byte
 188 static const uchar_t cr_access_byte = 0x0f;
 189
 190 // Second opcode byte
 191 static const uchar_t lmsw_byte = 0x01;
 192 static const uchar_t lmsw_reg_byte = 0x6;
 193 static const uchar_t smsw_byte = 0x01;
 194 static const uchar_t smsw_reg_byte = 0x4;
 195 static const uchar_t clts_byte = 0x06;
 196 static const uchar_t mov_to_cr_byte = 0x22;
 197 static const uchar_t mov_from_cr_byte = 0x20;
 198 */
 199
 200
 201 int handle_cr0_write(struct guest_info * info);
 202 int handle_cr0_read(struct guest_info * info);
 203
 204 int handle_cr3_write(struct guest_info * info);
 205 int handle_cr3_read(struct guest_info * info);
 206
 207
 208 #define CR3_32_SAME_BASE(source1,source2) ((source1)->pdt_base_addr == (source2)->pdt_base_addr)
 209 #define CR3_32_COPY_FLAGS(source,dest) do { (dest)->rsvd1=(source)->rsvd1; (dest)->pwt=(source)->pwt; (dest)->pcd=(source)->pcd; } while (0)
 210 #define CR3_32_COPY_BASE(source,dest) do { (dest)->pdt_base_addr = (source)->pdt_base_addr; } while (0)
 211
 212
 213 #endif